До физического предела ещё лет 10, тот же интел уже показывал дорожную карту с техпроцессами, измеряемыми в ангстремах, а не нанометрах. Пока что главная проблема — это достаточный процент брака после литографии. Из-за того, что чипы сейчас становятся всё больше, на пластине их размещается всё меньше, и каждый бракованный приходится компенсировать всем получившимся. Недавно была новость, что TSMC с 3нм достигает показателя в 50%, т.е. половина пластины уходит в молоко.